PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-175738

(43)Date of publication of application: 13.07.1993

(51)Int.Cl.

H03F 1/00

(21)Application number: 03-341655

(71)Applicant: NEC KANSAI LTD

(22)Date of filing:

25.12.1991


(72)Inventor: MATSUOKA HIDETO

(54) SHOCK NOISE PREVENTION CIRCUIT

(57)Abstract:

PURPOSE: To prevent shock noise from being caused even when there is a difference when two outputs are started by due to dispersion in the inside of an IC or dispersion in a peripheral circuit in a BTL system class B push-pull audio power amplifier.

CONSTITUTION: The circuit is provided newly with an OFF driver 10 and a changeover switch circuit 11. The OFF driver 10 interrupts power transistors(TRs) Q2, Q4 or its driver at the starting. After the output comes from the changeover switch circuit 11, the circuit 11 interrupts the operation of the OFF driver 10. Since the OFF driver 10 interrupts the power TRs or its driver at the start of output and the capability to give a potential difference across a speaker connecting to an output terminal is not provided at the start of output, shock noise is prevented.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-175738

(43)公開日 平成5年(1993)7月13日

(51) int.CL*

識別配号

庁内整理番号

FΙ

技術表示箇所

H03F 1/00

A 7350-5 J

審査請求 未請求 韶求項の数6(全 6 頁)

(21)出勤番号

特獻平3-341655

(22)出顧日

平成3年(1991)12月25日

(71)出額人 000156950

関西日本電気株式会社

滋賀県大津市暗風2丁目9番1号

(72) 発明者 松岡 秀人

gravii Gggsla Gradi 滋賀県大津市哨風2丁目9番1号関西日本


電気株式会社内

(54)【発明の名称】 ショック音防止回路

(57)【要約】

【目的】 BTL方式のB級ブッシュプルオーディオバワーアンプにおいて、【C内部のバラッキや周辺回路のバラッキ等により、2つの出力の起動に差が生じても、ショック音が発生しないようにする。

【構成】 OFFFライバ10と切換えスイッチ回路11を新たに設ける。OFFドライバ10は起動時にパワートランジスタQ2、Q4もしくはそのドライバを遮断する回路であり、切換えスイッチ回路11は出力起動後、OFFドライバ10の動作を解除する回路である。【効果】 出力起動時にパワートランジスタもしくはそのドライバをOFFドライバ10により遮断しているため、出力起動時に出力端子に接続されているスピーカの両端に電位差を与える能力がないので、ショック音を防止できる。



S. (....

20、传统法

11 92/21

(2)

10

特開平5-175738

【特許請求の範囲】

【請求項1】少なくとも第1の出力上段パワートランジ スタと第1の出力下段パワートランジスタと第2の出力 上段パワートランジスタと第2の出力下段パワートラン ジスタを有するBTL方式のB級プッシュブルオーディ オパワーアンプにおいて、出力起動時にパワートランジ スタ、もしくはそのドライバを遮断するOFFドライバ と、出力起動後にOFFドライバの動作を解除する切換 えスイッチ回路を設けたととを特徴とするショック音防 止回路。

【請求項2】請求項1のショック音防止回路において、 出力起動時に第1の出力下段パワートランジスタと第2 の出力下段パワートランジスタ、もしくはそれぞれのド ライバを遮断するOFFFライバを設けたことを特徴と するショック音防止回路。

【請求項3】請求項1のショック音防止回路において、 出力起動時に第1の出力上段パワートランジスタと第2 の出力上段パワートランジスタ、もしくはそれぞれのド ライバを遮断するOFFドライバを設けたととを特徴と するショック音防止回路。

【請求項4】請求項1のショック音防止回路において、 出力起動時に第1の出力上段パワートランジスタと第1 の出力下段パワートランジスタ、もしくはそれぞれのド ライバを遮断するOFFドライバを設けたことを特徴と するショック音防止回路。

【論求項5】請求項1のショック音防止回路において、 出力起動時に第2の出力上段パワートランジスタと第2 の出力下段パワートランシスタ、もしくはそれぞれのド ライバを遮断するOFFドライバを設けたことを特徴と するショック音防止回路。

【請求項8】請求項1のショック音防止回路において、 出力起動時に第1の出力上段パワートランジスタと第1 の出力下段パワートランジスタと第2の出力上段パワー トランジスタと第2の出力下段パワートランジスタ、も しくはそれぞれのドライバを遮断するOFFドライバを 設けたことを特徴とするショック音防止回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明はショック音防止回路に 関し、特にBTL方式のB級ブッシュブルオーディオパ 40 ワーアンプの起動時におけるショック音防止回路に関す ð.

[0002]

【従来の技術】従来のBTL方式のB級ブッシュブルオ ーディオパワーアンプについて、図面を参照して説明す る。図7は従来の回路図である。図において、1は入 力、2は反転回路、3は第1のドライバ、4は第2のド ライバ、5は第1の出力、8は第2の出力、7はスピー カ、8は電源電圧、9は接地である。Q1は第1の出力

トランジスタ、Q3は第2の出力上段パワートランジス タ、Q4は第2の出力下段パワートランジスタである。 【0003】次に上記BTL方式のB級ブッシュブルオ ーディオパワーアンプの回路動作を説明する。電源電圧 8が与えられていない時、第1の出力5、第2の出力6

の電位は下がっている。 【0004】次に電源電圧8が与えられた時、第1の出 力5 および第2の出力6の電位は、中点電位(電源電圧 8の半分の電位)まで上がる。これを出力の起動という

(図8参照)。 [0005]

【発明が解決しようとする課題】ところで、上記の従来 のBTL方式のB級ブッシュブルオーディオパワーアン ブでは、内部回路のバラツキや周辺回路のバラツキ等に より、起動時に第1の出力5と第2の出力6の起動に差 が生じて、スピーカの両端に電位差が生じてショック音 を発生するという欠点がある〈図8参照〉。

[0006]

【課題を解決するための手段】この発明は少なくとも第 1の出力上段パワートランジスタと第1の出力下段パワ ートランジスタと第2の出力上段パワートランジスタと: 第2の出力下段パワートランジスタを有するBTL方式 のB級ブッシュブルオーディオパワーアンプにおいて 出力起動時にパワートランジスタ、もしくはそのドライ バを遮断するOFFドライバと、出力起動後にOFFド ライバの動作を解除する切換えスイッチ回路を設けたと とを特徴とするショック音防止回路である。

[0007]

【作用】上記の構成によると、OFFドライバにより出 力起動時にパワートランジスタもしくはそのドライバを 遮断しているため、出力起動時に出力端子に接続されて いるスピーカの阿端に電位差を与える能力がないので、 ショック音の発生を防止できる。

(00081

【実施例】以下、この発明について図面を参照して説明 する。図lはこの発明の一実施例のBTL方式のB級ブ ッシュブルオーディオバワーアンブの回路図である。 従 来例と同一部分については同一番号で付してあるので説 明を省く。図において、従来例と異なる点はトランジス タQ5~Q7、抵抗R1~R3からなるOFFドライバ 10と、切換えスイッチ回路11を設けたことである。 切換えスイッチ回路 1 1 は出力の起動後、動作信号を発 生する回路である。 OFFドライバ10は次の構成を有 する。切換えスイッチ回路 1 1 にトランジスタQ5のべ ースが接続され、トランジスタQ5のエミッタは接地9 に接続され、そのコレクタは抵抗R1、R2、R3の-端にそれぞれ接続されている。抵抗R1の他端は電源電 圧8 に接続され、抵抗R2の他端はトランジスタQ6の ベースに接続され、抵抗R3の他端はトランジスタQ7 上段パワートランジスタ、Q2は第1の出力下段パワー 50 のベースに接続されている。トランジスタQ6のコレク

特開平5-175738

(3)

タは、第1の出力下段パワートランジスタQ2のベース に接続され、トランジスタQ6のエミッタは第1の出力 下段パワートランジスタQ2のエミッタに接続されてい る。トランジスタQ7のコレクタは第2の出力下段パワ ートランジスタQ4のベースに接続され、トランジスタ Q7のエミッタは第2の出力下段パワートランジスタQ 4のエミッタに接続されている。

【0009】上記の構成に基づき、本発明の動作を図2 を参照し、次に説明する。

1は出力を出さないため、トランジスタQ5は動作せ ず、これによりトランシスタQ6、Q7は動作する。ト ランジスタQ6の動作により、第1の出力下段パワート ランジスタQ2が遮断され、またトランジスタQ7の動 作により、第2の出力下段パワートランジスタQ4も遮

【0011】その後、第1のドライバ3、第2のドライ バ4が動作し、第1の出力5、第2の出力6が起動す る。との時、従来例の図8のようにIC内部のパラッキ や周辺回路のパラツキにより、第1の出力5が第2の出 20 力8より早く起動したとする。第1の出力5の電位は、 起動により徐々に上がる。とれにより、第1の出力5か らスピーカ7を通して第2の出力8へ電流が流れ込む。 ことで第2の出力下段パワートランジスタQ4はOFF ドライバ10により遮断されているので、第1の出力5 からの電流を引き込むととができず、第2の出力6の電 位は第1の出力5と同時に上がる。このため、出力起動 時のショック音は発生しない。出力起動後、切換えスイ ッチ回路11が動作し、トランジスタQ5は動作する。 とれにより、トランジスタQB、Q7は遮断され、第1 の出力下段パワートランジスタQ2および第2の出力下 段パワートランジスタQ4は動作し、信号出力が可能に なる。

【0012】本実施例によれば、第1の出力5または第 2の出力6の電位は本来速い立上りの方の端子電位にな ちって他が追随する。

[0013]

【実施例2】本発明では、第1の実施例でのOFFドラ イバ10のような回路図に限らず、例えば図3~図6に 示すような回路構成のOFFドライバ10でもよい。 【0014】図3に示す第2の実施例でのOFFドライ パ10では、トランジスタQ6のエミッタが第1の出力 上段パワートランジスタQ1のエミッタに接続され、ト ランジスタQ6のコレクタは第1の出力上段パワートラ ンジスタQIのベースに接続され、トランジスタQ7の エミッタは第2の出力上段パワートランジスタQ3のエ ミッタに接続され、トランジスタQ7のコレクタは第2 の出力上段パワートランジスタQ3のベースに接続され

【00】5】図4に示す第3の実施例でのQFFドライ 50

パ10では、トランジスタQ8のエミッタが第1の出力 上段パワートランジスタQ1のエミッタに接続され、ト ランジスタQ6のコレクタは第1の出力上段パワートラ ンジスタQ1のベースに接続され、トランジスタQ7の エミッタは第1の出力下段パワートランジスタQ2のエ ミッタに接続され、トランジスタQ7のコレクタは第1 の出力下段パワートランジスタQ2のベースに接続され ている。

【0016】図5に示す第4の実施例でのOFFドライ 【0010】電源電圧8投入後、切換えスイッチ回路1 10 パ10では、トランジスタQ8のエミッタが第2の出力 上段パワートランジスタQ3のエミッタに接続され、ト ランジスタQ6のコレクタは第2の出力上段パワートラ ンジスタQ3のベースに接続され、トランジスタQ7の エミッタは第2の出力下段パワートランジスタQ4のエ ミッタに接続され、トランジスタQ7のコレクタは第2 の出力下段パワートランジスタQ4のベースに接続され ている。

> 【0017】図6に示す第5の実施例でのOFFドライ バでは、新たにトランジスタQ8、Q9および対抗R 4、R5を設けている。抵抗R4、R5の一端はトラン ジスタQ5のコレクタにそれぞれ接続され、抵抗R4の 他端はトランジスタQ8のベースに接続され、抵抗R5 の他端はトランジスタQ9のベースに接続されている。 トランジスタQ6のエミッタは第1の出力上段パワート ランジスタQ1のエミッタに接続され、トランジスタQ[®] Bのコレクタは第1の出力上段パワートランジスタQ1 のベースに接続され、トランジスタQ7のエミッタは第 1の出力下段パワートランジスタQ2のエミッタに接続 され、トランジスタQ7のコレクタは第1の出力下段パ ワートランジスタQ2のペースに接続されている。トラ ンジスタQ8のエミッタは第2の出力上段パワートラン ジスタQ3のエミッタに接続され、トランジスタQ8の コレクタは第2の出力上段パワートランジスタQ3のベ ースに接続され、トランジスタQ9のエミッタは第2出 力下段パワートランジスタQ4のエミッタに接続され、 トランジスタQ8のコレクタは第2出力下段パワートラ ンジスタQ4のペースに接続されている。

【0018】以上の実施例は、いずれも第1の実施例と 同じ作用により、起動時のショック音を防止できる。

[0019]第2の実施例(図3)によれば、本来立上 りの遅い方の端子電位に他が追随する。

【0020】第3の実施例(図4)によれば、第2の出 力6の電位に第1の出力5の電位が追随する。

【0021】第4の実施例(図5)によれば、第1の出 力5に第2の出力8の電位が追随する。

【0022】また、第5の実施例では、起助時にすべて のパワートランジスタを遮断しているので、信号が入力 された状態で電源電圧8が投入された場合でも、安定し て第1の出力5および第2の出力8は起動する。

【0023】また、本発明はパワートランジスタの遮断

(4)

特開平5-175738

だけでなく、パワートランジスタを駆動しているドライ パ等を起動時に遮断するととにより、同様の効果を得る ととができる。

[0024]


【発明の効果】以上説明したように、との発明はBTL 方式のB級プッシュプルオーディオパワーアンプにおい て、OFFドライバにより出力起動時にパワートランジ スタもしくはそのドライバを遮断しているため、出力超 動時に出力端子に接続されているスピーカの両端に電位 差を与える能力がないので、ショック音の発生を防止で 10 きる効果がある。

【図面の簡単な説明】

- 【図1】 との発明の第1の実施例の回路図
- 【図2】 との発明の動作波形図
- 【図3】 との発明の第2の実施例の回路図
- 【図4】 との発明の第3の実施例の回路図
- 【図5】 との発明の第4の実施例の回路図
- 【図6】 この発明の第5の実施例の回路図
- 【図7】 従来技術の回路図

*【図8】 従来技術の動作波形図 (符号の説明)


- 1 入力
- 2 反転回路
- 3 第1のドライバ
- 4 第2のドライバ
- 5 第1の出力
- 6 第2の出力
- 7 スピーカ
- 8 電源電圧
- 9 接地
- 10 OFFF94K
- 11 切換えスイッチ回路
- Q1 第1の出力上段パワートランジスタ
- Q2 第1の出力下段パワートランジスタ
- Q3 第2の出力上段パワートランジスタ
- Q4 第2の出力下段パワートランジスタ
- Q5~Q9 トランジスタ
- R1~R5 抵抗



[图2]

(5)

特別平5-175738



(6)

特朔平5-175738

